カテゴリテスト

HDL言語と検証TC数現金価格(税込み)
 [言語]
    [Verilog] XILINX/Vivadoツールを使ったRTL設計初級8TC\107,800
    [VHDL] XILINX/Vivadoツールを使ったRTL設計初級8TC\107,800
    FPGA向けRTL設計スタイルガイドセミナー8TC\107,800
 New! Designing with SystemVerilog8TC\107,800
 [検証]
    Verification with SystemVerilog8TC\107,800
FPGAとVivadoツール
 [デバイス]
 休止 7 シリーズ FPGA デザイン8TC\107,800
 休止 UltraScale アーキテクチャ FPGA デザイン8TC\107,800
 [IP]
    PCI Express デザイン8TC\107,800
 [Vivado初級]
    Vivado Design Suite ツールフロー4TC\53,900
    Vivado Design Suite を使用したArtix-7 FPGA設計・開発入門4TC\53,900
    Vivado Design Suite でのFPGA設計導入8TC\107,800
    Vivado Design Suite でのタイミング制約と解析4TC\53,900
    Vivado ロジック解析を使用したデバッグ 基礎編4TC\53,900
 [Vivado中級]
    Vivado Design Suite でのUltraFast設計手法4TC\53,900
    Vivado Design Suite でのインプリメント手法4TC\53,900
    タイミングクロージャテクニックPart16TC\66,000
    タイミングクロージャテクニックPart26TC\66,000
    IP インテグレーターツールによる設計6TC\66,000
    Vivado ロジック解析を使用したデバッグ テクニック8TC\107,800
    Vivado Design Suite でのパーシャルリコンフィギュレーション4TC\53,900
SoCとVitisツール
 [エンベデッド入門]
    ARTYを使用したMicroBlaze開発入門4TC\53,900
 [Zynq 7000 SoC]
    Zynq SoC システムアーキテクチャ8TC\107,800
    Zynq SoC エンベデッドシステム開発8TC\107,800
 [Vitis Embedded 入門]
 New! Migrating to the Vitis Unified IDE6TC\66,000
 New! Embedded Systems Software Design Basic12TC\132,000
 New! Embedded Systems Software Design OS6TC\66,000
    PetaLinuxツールを使用したエンベデッドデザイン8TC\107,800
 [Vitis Unifed Software Platform]
    Vitis HLSを使った高位合成12TC\132,000
    Vitis Model Composer12TC\132,000
    VITISアクセラレーション開発12TC\132,000
    VitisAIプラットフォーム12TC\132,000
MPSoC/SoM
 [MPSoC ]
    Zynq UltraScale+ MPSoC システムアーキテクチャ8TC\107,800
    Zynq UltraScale+ MPSoC ハードウェアデザイン4TC\53,900
    Zynq UltraScale+ MPSoC Boot and Platform Management8TC\107,800
    OS and Hypervisors in Adaptive SoCs8TC\107,800
    Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション12TC\132,000
 [Kria SoM]
    Kria KV260 入門8TC※TCのみ
 New! Kria KV260 Vision AI 12TC\132,000
Versal Adaptive SoC
 [Quick Start]
 New! Versal adaptive SoC: Quick Start6TC\66,000
 New! Versal AI Engine: Quick Start12TC\132,000
 [Versal]
    Versal Adaptive SoC:アーキテクチャ12TC\132,000
    Versal Adaptive SoC:デザインメソドロジー12TC\132,000
    Versal Adaptive SoC:ネットワーク オン チップ6TC\66,000
 [AI Engine]
    Versal AI Engine 1: アーキテクチャとデザインフロー12TC\132,000
    Versal AI Engine 2: AI エンジンカーネルを使ったグラフ プログラミング12TC\132,000
    Versal AI Engine 3: Kernel Programming and Optimization12TC\132,000
休止中の講座
    Xilinxボードワークショップ
    Versal ACAP: アーキテクチャとメソドロジー２
    Versal ACAP: アーキテクチャとメソドロジー１
    System Generator を使用したDSPデザイン
    Zynq SoC エンベデッドシステムソフトウェア開発
    Vivado Design Suite での大規模デザインの設計手法
    Spartan-6 FPGAのマイグレーション
    7 シリーズ FPGA デザイン
     [入門] C/C++によるSDSoC開発環境
     [実践] C/C++によるSDSoC開発環境と設計手法
    アドバンスドエンベデッドシステムハードウェア開発
    アドバンスドエンベデッドシステムソフトウェア開発
    Cコード ベースの設計 : Vivado HLx を使用した高位合成
    高速メモリインターフェイスデザイン
    マルチギガビットシリアルI/Oを使用した設計
    XILINX/Vivado HLSツールを使ったC言語入門