6/28(水)～6/30(金) 開催 RTL設計初級(Verilog)は満席となりました。
開催予定のない講座の受講をご希望の方は左下の「開催リクエスト」からご連絡ください。
※新型コロナウイルス感染状況により、開催形態を変更、開催を中止する場合があります。
| カテゴリ | コース名 | 開催日 | 開催形態 | 状況 |
|---|---|---|---|---|
| 言語 | RTL設計初級(Verilog) | 6/28(水)～6/30(金) 10:00～18:00 |  | 満席 |
| 言語 | Verilog HDL ユーザーのための SystemVerilog による回路記述 ※オンライン※ | 6/29(木) 10:00～18:00 |  | 受付中 |
| 言語 | SystemVerilogｾﾐﾅｰ(入門コース) | 7/4(火)～7/5(水) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計上級 機能検証 | 7/20(木)～7/21(金) 10:00～18:00 | | 受付中 |
| 言語 | SystemVerilogｾﾐﾅｰ(アサーションコース) ※オンライン※ | 8/3(木)～8/4(金) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 検証スクリプト講座 ※オンライン※ | 8/9(水) 10:00～18:00 | | 受付中 |
| 言語 | RTL設計初級(Verilog) | 8/23(水)～8/25(金) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計中級 機能検証 ※オンライン※ | 8/24(木)～8/25(金) 10:00～18:00 | | 受付中 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | RTL設計中級 論理合成 | 8/29(火)～8/30(水) 10:00～18:00 | | 受付中 |
| 言語 | SystemCセミナー(入門コース) | 9/7(木)～9/8(金) 10:00～18:00 | | 開催予定 |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(VHDL版) ※オンライン※ | 9/7(木)～9/8(金) 10:00～18:00 | | 開催予定 |
| 言語 | Verilog HDL ユーザーのための SystemVerilog による回路記述 ※オンライン※ | 9/15(金) 10:00～18:00 | | 開催予定 |
| 言語 | RTL設計初級(Verilog) | 9/27(水)～9/29(金) 10:00～18:00 | | 開催予定 |
| 言語 | 論理回路基礎 | ― | ― | ― |
| 言語 | RTL設計初級 実機演習講座 | ― | ― | ― |
| 言語 | RTL設計初級(VHDL) | ― | ― | ― |
| 言語 | SystemCセミナー(TLM入門コース) | ― | ― | ― |
| 言語 | SystemCセミナー(TLM実践コース) | ― | ― | ― |
| 言語 | RTL設計 フレッシュマン研修コース | ― | ― | ― |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(Verilog HDL版) | ― | ― | ― |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | MPU基礎 | ― | ― | ― |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | ハードウエア基礎 | ― | ― | ― |
| ﾃﾞｻﾞｲﾝ ﾌﾛｰ | 組込みC言語入門 | ― | ― | ― |
| 共通技術 | Linux初級講座 | ― | ― | ― |
：対面 ：オンライン