2024-08-26 / 最終更新日時 : 2024-08-26 trainingadmin 2024年9月

9月26日(木)-27日(金) Verification with SystemVerilog

2024-08-26 / 最終更新日時 : 2024-08-26 trainingadmin 2024年9月

9月26日(木)-27日(金) [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級

2024-08-26 / 最終更新日時 : 2024-08-26 trainingadmin 2024年9月

9月12日(木)-13日(金) VitisAIプラットフォーム

2024-08-26 / 最終更新日時 : 2024-08-26 trainingadmin 2024年9月

9月10日(火) タイミングクロージャテクニックPart2

2024-08-26 / 最終更新日時 : 2024-08-26 trainingadmin 2024年9月

9月9日(月) タイミングクロージャテクニックPart1

2024-08-26 / 最終更新日時 : 2024-08-26 trainingadmin 2024年9月

9月3日(火) Versal adaptive SoC: Quick Start

2024-08-26 / 最終更新日時 : 2024-08-26 trainingadmin 2024年8月

8月27日(火)-28日(水) Zynq SoC エンベデッドシステム開発

2024-08-26 / 最終更新日時 : 2024-08-26 trainingadmin 2024年8月

8月27日(火)-28日(水) Vitis Model Composer

2024-08-26 / 最終更新日時 : 2024-08-26 trainingadmin 2024年8月

8月29日(木)-30日(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級

2024-08-05 / 最終更新日時 : 2024-08-05 trainingadmin 2024年8月

8月8日(木) Vivado Design Suite でのタイミング制約と解析