2023-02-28 / 最終更新日時 : 2023-02-28 trainingadmin 2023年3月

3/30(木)～3/31(金) Versal AI Engine 2: AI エンジンカーネルを使ったグラフプログラミング

2023-02-28 / 最終更新日時 : 2023-02-28 trainingadmin 2023年3月

3/28(火)～3/29(水) Versal AI Engine 1: アーキテクチャとデザインフロー

2023-02-28 / 最終更新日時 : 2023-02-28 trainingadmin 2023年3月

3/23(木)～3/24(金) VitisAIプラットフォーム

2023-02-28 / 最終更新日時 : 2023-02-28 trainingadmin 2023年3月

3/16(木)～3/17(金) Zynq SoC エンベデッドシステムソフトウェア開発

2023-02-28 / 最終更新日時 : 2023-02-28 trainingadmin 2023年3月

3/15(水) Vivado Design Suite でのタイミング クロージャ

2023-02-28 / 最終更新日時 : 2023-02-28 trainingadmin 2023年3月

3/14(火) Vivado Design Suite でのタイミング制約と解析

2023-02-28 / 最終更新日時 : 2023-02-28 trainingadmin 2023年3月

3/14(火)～3/15(水) Zynq UltraScale+ MPSoC ソフトウェアデザイン

2023-02-28 / 最終更新日時 : 2023-02-28 trainingadmin 2023年3月

3/7(火)～3/8(水) VITISアクセラレーション開発

2023-02-28 / 最終更新日時 : 2023-02-28 trainingadmin 2023年3月

3/7(火) Vivado Design Suite ツールフロー

2023-02-28 / 最終更新日時 : 2023-02-28 trainingadmin 2023年3月

3/2(木)～3/3(金)［Verilog］ Xilinx/Vivadoツールを使ったRTL設計初級