2022-02-09 / 最終更新日時 : 2022-02-09 trainingadmin 2022年2月

2/24(木)～2/25(金) Vivado Design Suite でのFPGA設計導入

2022-02-09 / 最終更新日時 : 2022-02-09 trainingadmin 2022年2月

2/24(木)～2/25(金) VITISでのエンベデッドシステムソフトウェア開発

2022-02-09 / 最終更新日時 : 2022-02-09 trainingadmin 2022年2月

2/21(月)～2/22(火) VITISアクセラレーション開発

2022-02-09 / 最終更新日時 : 2022-02-09 trainingadmin 2022年2月

hdLab講座アンケート 2/21～22「設計ｽﾀｲﾙｶﾞｲﾄﾞｾﾐﾅｰ(VHDL版)」

2022-02-09 / 最終更新日時 : 2022-02-09 trainingadmin 2022年2月

2/17(木)～2/18(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級

2022-02-09 / 最終更新日時 : 2022-02-09 trainingadmin 2022年2月

2/17(木)～2/18(金) System Generator を使用したDSPデザイン

2022-02-09 / 最終更新日時 : 2022-02-09 trainingadmin 2022年2月

2/15(火)～2/16(水) Zynq SoC エンベデッドシステム開発

2022-02-02 / 最終更新日時 : 2022-02-02 trainingadmin 2022年2月

hdLab講座アンケート 2/9～10「RTL設計中級 機能検証」

2022-02-02 / 最終更新日時 : 2022-02-02 trainingadmin 2022年2月

2/10(木) SDKユーザのためのVITIS

2022-02-02 / 最終更新日時 : 2022-02-02 trainingadmin 2022年2月

2/10(木) Zynq UltraScale+ MPSoC ハードウェアデザイン