2025-09-01 / 最終更新日時 : 2025-09-01 trainingadmin 2025年9月

9月18日(木)-19日(金) [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級

2025-09-01 / 最終更新日時 : 2025-09-01 trainingadmin 2025年9月

9月24日(水)-25日(木) VitisAIプラットフォーム

2025-09-01 / 最終更新日時 : 2025-09-01 trainingadmin 2025年9月

9月24日(水) デザイン クロージャ テクニック デザイン＆パワー

2025-09-01 / 最終更新日時 : 2025-09-01 trainingadmin 2025年9月

9月25日(木) タイミングクロージャテクニックPart1

2025-09-01 / 最終更新日時 : 2025-09-01 trainingadmin 2025年9月

9月26日(金) タイミングクロージャテクニックPart2

2025-08-14 / 最終更新日時 : 2025-08-14 trainingadmin 2025年8月

8月21日(木)-22日(金) Designing with SystemVerilog

2025-08-14 / 最終更新日時 : 2025-08-14 trainingadmin 2025年8月

8月28日(木)-29日(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級

2025-08-14 / 最終更新日時 : 2025-08-14 trainingadmin 2025年8月

8月26日(火)-27日(水) Zynq SoC エンベデッドシステム開発

2025-08-05 / 最終更新日時 : 2025-08-05 trainingadmin 2025年8月

8月7日(木) Vivado Design Suite でのタイミング制約と解析

2025-07-24 / 最終更新日時 : 2025-07-24 trainingadmin 2025年7月

7月25日(金) Migrating to the Vitis Unified IDE