2025-06-30 / 最終更新日時 : 2025-06-30 trainingadmin 2025年7月

hdLab 講座アンケート 7/15-16 SystemVerilogセミナー(入門コース)

2025-06-30 / 最終更新日時 : 2025-06-30 trainingadmin 2025年7月

7月17日(木)-18日(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級

2025-06-30 / 最終更新日時 : 2025-06-30 trainingadmin 2025年7月

7月10日(木)-11日(金) Zynq SoC システムアーキテクチャ

2025-06-30 / 最終更新日時 : 2025-06-30 trainingadmin 2025年7月

7月8日(火)-9日(水) Vitis HLSを使った高位合成

2025-06-30 / 最終更新日時 : 2025-06-30 trainingadmin 2025年7月

7月3日(木) Vivado Design Suite でのインプリメント手法

2025-06-30 / 最終更新日時 : 2025-06-30 trainingadmin 2025年7月

7月1日(火) Vivado Design Suite でのUltraFast設計手法