2024-01-18 / 最終更新日時 : 2024-01-18 trainingadmin 2024年1月

hdLab 講座アンケート 1/23～1/24「SystemVerilogセミナー(入門コース)」

2024-01-16 / 最終更新日時 : 2024-01-16 trainingadmin 2024年1月

1/31(水) Vivado Design Suite でのインプリメント手法

2024-01-16 / 最終更新日時 : 2024-01-16 trainingadmin 2024年1月

1/30(火) Vivado Design Suite でのUltraFast設計手法

2024-01-16 / 最終更新日時 : 2024-01-16 trainingadmin 2024年1月

1/25(木)～1/26(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級

2024-01-16 / 最終更新日時 : 2024-01-16 trainingadmin 2024年1月

1/29(月)～1/30(火) Versal AI Engine 3: Kernel Programming and Optimization

2024-01-16 / 最終更新日時 : 2024-01-16 trainingadmin 2024年1月

1/25(木)～1/26(金) Versal AI Engine 2: AI エンジンカーネルを使ったグラフ プログラミング

2024-01-16 / 最終更新日時 : 2024-01-16 trainingadmin 2024年1月

1/23(火)～1/24(水) Versal AI Engine 1: アーキテクチャとデザインフロー

2024-01-16 / 最終更新日時 : 2024-01-16 trainingadmin 2024年1月

1/18(木)～1/19(金) Zynq SoC システムアーキテクチャ

2024-01-16 / 最終更新日時 : 2024-01-16 trainingadmin 2024年1月

1/16(火)～1/17(水) Vivado Design Suite でのFPGA設計導入