2022-07-27 / 最終更新日時 : 2022-07-27 trainingadmin 2022年7月

7/27(水)～7/28(木) Zynq SoC システムアーキテクチャ

2022-07-25 / 最終更新日時 : 2022-07-25 trainingadmin 2022年7月

7/26(火) Zynq UltraScale+ MPSoC ハードウェアデザイン

2022-07-19 / 最終更新日時 : 2022-07-19 trainingadmin 2022年7月

7/19(火)～7/20(水) Zynq UltraScale+ MPSoC VCU を使ったマルチメディアソリューション

2022-07-14 / 最終更新日時 : 2022-07-14 trainingadmin 2022年7月

7/14(木)～7/15(金) ［Verilo］ Xilinx/Vivadoツールを使ったRTL設計初級

2022-07-04 / 最終更新日時 : 2022-07-04 trainingadmin 2022年7月

7/8(金) Vivado Design Suite でのタイミング クロージャ

2022-07-04 / 最終更新日時 : 2022-07-04 trainingadmin 2022年7月

7/7(木) Vivado Design Suite でのタイミング制約と解析

2022-07-04 / 最終更新日時 : 2022-07-04 trainingadmin 2022年7月

7/7(木) Vitis HLSを使った高位合成

2022-07-04 / 最終更新日時 : 2022-07-04 trainingadmin 2022年7月

7/5(火) Vivado Design Suite ツールフロー