2021-10-25 / 最終更新日時 : 2021-10-25 trainingadmin 2021年10月

hdLab 講座アンケート 10/26-27「設計スタイルガイドセミナー(Verilog HDL版）」

2021-10-03 / 最終更新日時 : 2021-10-03 trainingadmin 2021年10月

10/28(木)～10/29(金) XILINX FPGA向けRTL設計スタイルガイドセミナー

2021-10-03 / 最終更新日時 : 2021-10-03 trainingadmin 2021年10月

10/28(木) Vivado Design Suite を使用したIPの管理

2021-10-03 / 最終更新日時 : 2021-10-03 trainingadmin 2021年10月

10/27(水) SDKユーザのためのVITIS

2021-10-03 / 最終更新日時 : 2021-10-03 trainingadmin 2021年10月

10/26(火) Vivado Design Suite ツールフロー

2021-10-03 / 最終更新日時 : 2021-10-03 trainingadmin 2021年10月

10/18(月)～10/19(火) Vivado Design Suite でのFPGA設計導入

2021-10-03 / 最終更新日時 : 2021-10-03 trainingadmin 2021年10月

10/14(木)～10/15(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級

2021-10-03 / 最終更新日時 : 2021-10-03 trainingadmin 2021年10月

10/13(水) Zynq UltraScale+ MPSoC ハードウェアデザイン

2021-10-03 / 最終更新日時 : 2021-10-03 trainingadmin 2021年10月

10/7(木)～10/8(金) Zynq UltraScale+ MPSoC システムアーキテクチャ

2021-10-03 / 最終更新日時 : 2021-10-03 trainingadmin 2021年10月

10/5(火)～10/6(水) Zynq SoC システムアーキテクチャ