2020-12-25 / 最終更新日時 : 2023-04-17 atsuko hdLabトレーニング hdLabトレーニング：SystemCセミナー(TLM入門コース) TLM(Transaction Level Modeling)はRTLより抽象度が高く、大まかな通信手順を記述することで、モジュール間のデータ転送を定義するモデリング手法です。アンタイムドモデルからサイクル精度モデルまで […]
2020-12-25 / 最終更新日時 : 2022-12-14 atsuko hdLabトレーニング hdLabトレーニング：検証スクリプト講座 検証の効率を上げる手法の一つとして、スクリプト化によるHDLシミュレーションの自動実行は欠かせません。作業の効率化と誤りの低減を図るために、ぜひ基礎から自動化を学んでみてはいかがでしょうか。 講座名 検証スクリプト講座 […]
2020-12-25 / 最終更新日時 : 2022-12-14 atsuko hdLabトレーニング hdLabトレーニング：SystemVerilogセミナー(入門コース) Verilog HDL設計者を対象に、SystemVerilogで拡張された構文や新しい機能について説明します。回路記述向け、テストベンチ向けおよび新しい検証機能に分けて説明し、Verilog HDL設計者がSystem […]
2020-12-25 / 最終更新日時 : 2022-12-14 atsuko hdLabトレーニング hdLabトレーニング：SystemVerilogセミナー(アサーションコース) SystemVerilogの特徴の一つとして、アサーション（SVA）があります。近年、検証効率の向上やバグの迅速な検出方法として、アサーションで成功を収めた事例が増加しております。本講座では、SystemVerilog言 […]
2020-12-25 / 最終更新日時 : 2023-04-17 atsuko hdLabトレーニング hdLabトレーニング：RTL設計初級(Verilog) Verilog HDLの入門講座です。HDLを使って論理回路（デジタル回路）の設計を学習します。回路の設計と設計物の検証のためのテストベンチ記述も含まれますので、この講座だけでHDL設計全般を習得できます。 講座名 RT […]
