2020-12-25 / 最終更新日時 : 2022-12-14 atsuko hdLabトレーニング hdLabトレーニング：設計スタイルガイドセミナー(VHDL版) LSI設計品質の向上や設計資産(IP)の流用促進のために、ハードウェア記述言語(VHDL)による記述品質の向上が重要となっています。ここでは品質向上と再利用を考慮した記述について解説します。またこの講座では、設計、検証か […]
2020-12-25 / 最終更新日時 : 2023-06-05 webadmin hdLabトレーニング hdLabトレーニング開催日程表 6/28(水)～6/30(金) 開催 RTL設計初級(Verilog)は満席となりました。 開催予定のない講座の受講をご希望の方は左下の「開催リクエスト」からご連絡ください。 ※新型コロナウイルス感染状況により、開催形態 […]
2020-12-25 / 最終更新日時 : 2022-12-14 atsuko hdLabトレーニング hdLabトレーニング：SystemVerilogセミナー(アサーションコース) SystemVerilogの特徴の一つとして、アサーション（SVA）があります。近年、検証効率の向上やバグの迅速な検出方法として、アサーションで成功を収めた事例が増加しております。本講座では、SystemVerilog言 […]
2020-12-25 / 最終更新日時 : 2023-04-17 atsuko hdLabトレーニング hdLabトレーニング：RTL設計初級(Verilog) Verilog HDLの入門講座です。HDLを使って論理回路（デジタル回路）の設計を学習します。回路の設計と設計物の検証のためのテストベンチ記述も含まれますので、この講座だけでHDL設計全般を習得できます。 講座名 RT […]
2020-12-25 / 最終更新日時 : 2023-04-17 atsuko hdLabトレーニング hdLabトレーニング：RTL設計初級(VHDL) VHDLの入門講座です。HDLを使って論理回路（デジタル回路）の設計を学習します。回路の設計と設計物の検証のためのテストベンチ記述が含まれますので、この講座だけでHDL設計全般を習得できます。 講座名 RTL設計初級(V […]
