2020-12-25 / 最終更新日時 : 2022-12-14 atsuko hdLabトレーニング hdLabトレーニング：設計スタイルガイドセミナー(Verilog HDL版) LSI設計品質の向上や設計資産(IP)の流用促進のために、ハードウェア記述言語(HDL)による記述品質の向上が重要となっています。ここでは品質向上と再利用を考慮した記述について解説します。またこの講座では、設計・検証から […]
2020-12-25 / 最終更新日時 : 2022-12-14 atsuko hdLabトレーニング hdLabトレーニング：設計スタイルガイドセミナー(VHDL版) LSI設計品質の向上や設計資産(IP)の流用促進のために、ハードウェア記述言語(VHDL)による記述品質の向上が重要となっています。ここでは品質向上と再利用を考慮した記述について解説します。またこの講座では、設計、検証か […]
2020-12-25 / 最終更新日時 : 2022-12-14 atsuko hdLabトレーニング hdLabトレーニング：検証スクリプト講座 検証の効率を上げる手法の一つとして、スクリプト化によるHDLシミュレーションの自動実行は欠かせません。作業の効率化と誤りの低減を図るために、ぜひ基礎から自動化を学んでみてはいかがでしょうか。 講座名 検証スクリプト講座 […]
2020-12-25 / 最終更新日時 : 2022-12-14 atsuko hdLabトレーニング hdLabトレーニング：SystemVerilogセミナー(入門コース) Verilog HDL設計者を対象に、SystemVerilogで拡張された構文や新しい機能について説明します。回路記述向け、テストベンチ向けおよび新しい検証機能に分けて説明し、Verilog HDL設計者がSystem […]
2020-12-25 / 最終更新日時 : 2022-12-14 atsuko hdLabトレーニング hdLabトレーニング：SystemVerilogセミナー(アサーションコース) SystemVerilogの特徴の一つとして、アサーション（SVA）があります。近年、検証効率の向上やバグの迅速な検出方法として、アサーションで成功を収めた事例が増加しております。本講座では、SystemVerilog言 […]
