Verilog HDL設計者を対象に、SystemVerilogで拡張された構文や新しい機能について説明します。回路記述向け、テストベンチ向けおよび新しい検証機能に分けて説明し、Verilog HDL設計者がSystem […]

新たな検証手法を習得する講座です。SystemVerilog言語を用いた記述方法を紹介します。検証の効率と精度を向上させる各種ノウハウを習得できます。テストプラン作成や非同期回路の検証などについても説明と演習を行います。 […]

SystemVerilogの特徴の一つとして、アサーション（SVA）があります。近年、検証効率の向上やバグの迅速な検出方法として、アサーションで成功を収めた事例が増加しております。本講座では、SystemVerilog言 […]

論理回路基礎(2日)とRTL設計初級(3日)を有機的に連続で行なう講座です。連続で受講することにより、各々の関係が有機的に理解でき学習効果を高めます。 講座名 RTL設計 フレッシュマン研修コース 講習期間 5日間 受講 […]

組込みシステム技術者や、MPU(CPU)に興味のある方に有益な講座です。システム全体に影響する重要なMPU(CPU)のハードウェア動作やソフトウェアとMPUの関わりを理解できます。 講座名 MPU基礎 講習期間 1日間 […]